# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-289763

(43) Date of publication of application: 19.10.1999

(51)Int.CI.

HO2M 3/28

HO2M 3/335

(21)Application number: 10-090490

000400 /7

(22)Date of filing:

03.04.1998


(71)Applicant : FUJI ELECTRIC CO LTD

(72)Inventor: GEKITO MASAKAZU

# (54) DC-TO-DC CONVERTING UNIT

# (57) Abstract:

PROBLEM TO BE SOLVED: To prevent the decrease of the conversion efficiency of a DC-to-DC converting device, without making a snubber circuit larger. SOLUTION: When semiconductor switched 5A, 6B are turned off, voltage increase rate is suppressed with snubber capacitors 511A 61B. Then, during the period when the semiconductor switch 5A is on, the electric charge which is stored in the snubber capacitor 511A is transferred to an auxiliary capacitor 521A, and that stored in the snubber capacitor 61B to a snubber circuit 8. Then, by switching off the semiconductor switch 5A, the energy stored in the auxiliary capacitor 521A is transferred to the snubber circuit 8 via a regenerative diode 524A. Furthermore, during the period when the semiconductor switch 5A is on, the electric charge stored in the snubber circuit 8 is transferred to a load.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19)日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平11-289763

(43)公開日 平成11年(1999)10月19日

(51) Int.Cl.

識別記号

FΙ

H 0 2 M 3/28

H 0 2 M 3/28

R

3/335

3/335

F

# 審査請求 未請求 請求項の数2 OL (全 7 頁)

(21)出願番号

(22)出願日

特顏平10-90490

平成10年(1998) 4月3日

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 鎮頭 政和

神奈川県川崎市川崎区田辺新田1番1号

富士军機株式会社内


(74)代理人 弁理士 松崎 清

## (54) 【発明の名称】 直流-直流変換装置

## (57)【要約】

【課題】 スナバ回路を大形化せず、直流一直流変換装 置の変換効率を低下させないようにする。

【解決手段】 半導体スイッチ5A,6Bのターンオフ 時には、スナパコンデンサ511A,61Bでそれぞれ 電圧上昇率を抑制する。次に、半導体スイッチ5Aがオ ンの期間に、スナバコンデンサ511Aに蓄えられてい る電荷を補助コンデンサ521Aへ移し、スナバコンデ ンサ61Bに蓄えられている電荷をスナバ回路8に移 す。そして、半導体スイッチ5Aをオフにすることで、 補助コンデンサ521Aに蓄えられているエネルギーを 回生ダイオード524Aを介してスナバ回路8に移す。 さらに、半導体スイッチ5Aがオンしている期間に、ス ナバ回路8に蓄えられている電荷を負荷へ移すことで、 課題の解決を図る。



2

#### 【特許請求の範囲】

子と第2のダイオードの一方の端子とを直列接続した第 2の直列アームと、第1のスナバ回路とをそれぞれ並列 に接続し、かつ、変圧器一次巻線のリセット巻線を接続 していない側の端子を前記第1の直列アームの接続点 に、前記変圧器リセット巻線の一次巻線を接続していな い側の端子を前記第2の直列アームの接続点に、直流電 源を変圧器の一次巻線とリセット巻線の接続点と前記第 1の半導体スイッチ素子と前記第2のダイオードの接続 点との間に並列に、前記変圧器の二次巻線には整流回 路、この整流回路には平滑回路をそれぞれ接続し、さら に、スナバダイオードとスナバコンデンサとを直列接続 した第2のスナバ回路を前記第1の半導体スイッチ素子 と並列に、補助ダイオード、補助リアクトルおよび補助 コンデンサを直列接続した直列回路を前記スナバダイオ ードと並列に、回生ダイオードを前記補助リアクトルと 補助コンデンサとの接続点と前記第1のダイオードと第 20 2の半導体スイッチ素子との並列接続点間に、第3のス ナバ回路を前記第2の半導体スイッチ素子と並列に、そ れぞれ接続したことを特徴とする直流-直流変換装置。 【請求項2】 第1の半導体スイッチ素子の一方の端子 と第2の半導体スイッチ素子の一方の端子とを直列接続 した第1の直列アームと、第3の半導体スイッチ素子の 一方の端子と第4の半導体スイッチ素子の一方の端子と を直列接続した第2の直列アームと、第1のスナバ回路 とを互いに並列に接続し、かつ、中間端子をもつ変圧器 一次巻線の一方の端子を前記第1の直列アームの直列接 続点に、変圧器一次巻線の他方の端子を前記第2の直列 アームの直列接続点に、直流電源を前記変圧器の中間端 子と前記第2の半導体スイッチ素子と第4の半導体スイ ッチ素子との並列接続点間に、前記変圧器の二次巻線に は整流回路、この整流回路には平滑回路をそれぞれ接続 し、さらに、スナバダイオードとスナバコンデンサとを 直列接続した第2,第3のスナバ回路を前記第1,第3 の半導体スイッチ素子のそれぞれと個別かつ並列に、補 助ダイオード、補助リアクトルおよび補助コンデンサを 直列接続した直列回路を前記スナバダイオードとそれぞ 40 れ個別かつ並列に、第1, 第2の回生ダイオードをそれ ぞれ前記補助リアクトルと補助コンデンサとの接続点と 前記第2の半導体スイッチ素子と第4の半導体スイッチ 素子との並列接続点間にそれぞれ個別に、第4, 第5の スナバ回路を前記第2,第4の半導体スイッチ素子とそ

【請求項1】 第1のダイオードの一方の端子と第1の

半導体スイッチ素子の一方の端子とを直列接続した第1

の直列アームと、第2の半導体スイッチ素子の一方の端

# する直流ー直流変換装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、直流電源から絶 50 一は、最終的に放電抵抗532A,532Bへ放出され

れぞれ個別かつ並列に、それぞれ接続したことを特徴と

縁された直流電力を取り出す直流一直流変換装置、特に 半導体スイッチのオン・オフ動作で電力変換を行なう際 に、この半導体スイッチに付属するスナバ回路に蓄積さ れるエネルギーを回生する機能をもつ直流一直流変換装 置に関する。

#### [0002]

【従来の技術】図7に1石フォワード型直流一直流変換装置の従来例を示す。同図に示すように、直流電源1の正極側端子には変圧器2の一次巻線21Aとリセット巻線21Bとの接続点が、変圧器2の一次巻線21Aの他方の端子と直流電源1の負極側端子間には半導体スイッチ素子5Aが、変圧器2のリセット巻線21Bの他方の端子と直流電源1の負極側端子間にはダイオード7Bが、変圧器2の二次巻線22には整流回路3が、整流回路3には平滑フィルタ(平滑回路)4がそれぞれ接続されて構成されている。

【0003】図9に図7の動作波形を示す(図7のような回路とその動作は、例えば1984年誠文堂新光社発行「スイッチングレギュレータの設計方法とパワーデバイスの使いかた」18~19頁、95~99頁に記載され、一般的により良く知られている)。図7の回路では、半導体スイッチ素子5Aがオンの期間①に変圧器2を正方向に励磁し、整流回路3および平滑フィルタ4を介して負荷に直流電力を供給する。これに対し、半導体スイッチ素子5Aがオフの期間②には、変圧器4の励磁エネルギーがリセット巻線21Bおよびダイオード7Bを介して直流電源1に回生される。

【0004】図8にプッシュプル型直流-直流変換装置 の従来例を示す。この回路は、直流電源1の正極側端子 には変圧器2の一次巻線21Aと21Cとの接続点が、 変圧器2の一次巻線21Aの他方の端子と直流電源1の 負極側端子間には半導体スイッチ素子5Aが、変圧器2 の一次巻線21Cの他方の端子と直流電源1の負極側端 子間には半導体スイッチ素子5Bが、変圧器2の二次巻 線22には整流回路3が、整流回路3には平滑フィルタ (平滑回路)4がそれぞれ接続されて構成されている。 【0005】図10に図8の動作波形を示す。この回路 では、半導体スイッチ素子5Aがオンの期間①に変圧器 2を正方向に励磁し、半導体スイッチ素子5 Bをオンし ている期間③に変圧器2を負方向に励磁し、整流回路3 および平滑フィルタ4を介して負荷に直流電力を供給す る。図7、図8の回路では、半導体スイッチ素子5A, 5 Bのターンオフ時、半導体スイッチ素子のはね上がり 電圧を抑制するとともに、電圧上昇率(d v / d t)を 小さくしてスイッチング損失を低減するため、半導体ス イッチ素子に対しスナバコンデンサ531A, 531B と放電抵抗532A、532Bなどからなるスナバ回路 53A, 53Bを並列に接続している。これにより、ス ナバコンデンサ531A、531Bが吸収したエネルギ

20

ることになる。

#### [0006]

【発明が解決しようとする課題】図 7、図 8 の回路でスナパコンデンサが吸収したエネルギーは、次に半導体スイッチ素子がオンしたとき、放電抵抗へ放出され損失となる。いま、放電抵抗の損失をP、スナパコンデンサの静電容量をC、直流電源の電圧をE、変圧器のリセット電圧をVr、半導体スイッチ素子のはね上がり電圧を $\Delta$ V、半導体スイッチ素子の動作周波数をfとすると、図7の回路の場合は、

 $P = (1/2) \times C \times (E + V_r + \Delta V)^2 \times f$  となり、図8の回路の場合は、

P= (1/2) ×C×  $(2E+ΔV)^2$  ×f となる。

【0007】したがって、直流電源の電圧E、変圧器の リセット電圧Vrおよび半導体スイッチ素子の動作周波 数fが高くなると、放電抵抗における発生損失が大きく なるため、大形で高価なスナバ回路が必要となるだけで なく、装置の変換効率が低下するという問題がある。し たがって、この発明の課題はスナバ回路を大形化せず、 装置の変換効率を低下させないようにすることにある。 【0008】

【課題を解決するための手段】このような課題を解決す べく、請求項1の発明では、第1のダイオードの一方の 端子と第1の半導体スイッチ素子の一方の端子とを直列 接続した第1の直列アームと、第2の半導体スイッチ素 子の一方の端子と第2のダイオードの一方の端子とを直 列接続した第2の直列アームと、第1のスナバ回路とを それぞれ並列に接続し、かつ、変圧器一次巻線のリセッ ト巻線を接続していない側の端子を前記第1の直列アー 30 ムの接続点に、前記変圧器リセット巻線の一次巻線を接 続していない側の端子を前記第2の直列アームの接続点 に、直流電源を変圧器の一次巻線とリセット巻線の接続 点と前記第1の半導体スイッチ素子と前記第2のダイオ ードの接続点との間に並列に、前記変圧器の二次巻線に は整流回路、この整流回路には平滑回路をそれぞれ接続 し、さらに、スナバダイオードとスナバコンデンサとを 直列接続した第2のスナパ回路を前記第1の半導体スイ ッチ素子と並列に、補助ダイオード、補助リアクトルお よび補助コンデンサを直列接続した直列回路を前記スナ バダイオードと並列に、回生ダイオードを前記補助リア クトルと補助コンデンサとの接続点と前記第1のダイオ ードと第2の半導体スイッチ素子との並列接続点間に、 第3のスナバ回路を前記第2の半導体スイッチ素子と並 列に、それぞれ接続するようにしている。

【0009】請求項2の発明では、第1の半導体スイッチ素子の一方の端子と第2の半導体スイッチ素子の一方の端子とを直列接続した第1の直列アームと、第3の半導体スイッチ素子の一方の端子と第4の半導体スイッチ素子の一方の端子とを直列接続した第2の直列アーム

と、第1のスナバ回路とを互いに並列に接続し、かつ、 中間端子をもつ変圧器一次巻線の一方の端子を前記第1 の直列アームの直列接続点に、変圧器一次巻線の他方の 端子を前記第2の直列アームの直列接続点に、直流電源 を前記変圧器の中間端子と前記第2の半導体スイッチ素 子と第4の半導体スイッチ素子との並列接続点間に、前 記変圧器の二次巻線には整流回路、この整流回路には平 滑回路をそれぞれ接続し、さらに、スナバダイオードと スナバコンデンサとを直列接続した第2,第3のスナバ 回路を前記第1、第3の半導体スイッチ素子のそれぞれ と個別かつ並列に、補助ダイオード、補助リアクトルお よび補助コンデンサを直列接続した直列回路を前記スナ バダイオードとそれぞれ個別かつ並列に、第1、第2の 回生ダイオードをそれぞれ前記補助リアクトルと補助コ ンデンサとの接続点と前記第2の半導体スイッチ素子と 第4の半導体スイッチ素子との並列接続点間にそれぞれ 個別に、第4, 第5のスナバ回路を前記第2, 第4の半 導体スイッチ素子とそれぞれ個別かつ並列に、それぞれ 接続するようにしている。

【0010】上記請求項1、2の発明では、半導体スイッチ素子のターンオフ時には、半導体スイッチ素子と対応するスナバ回路のコンデンサによって電圧上昇率を抑制し、スイッチング損失を低減させる。次に、半導体スイッチ素子がオンしている期間には、一方のスナバ回路のコンデンサに蓄えられている電荷を補助回路で吸収して補助コンデンサに移し、他方のスナバ回路のコンデンサに蓄えられている電荷を第1のスナバ回路に移す。そして、半導体スイッチ素子をオフすることにより、補助コンデンサに蓄えられている電荷を、回生ダイオードを介して第1のスナバ回路に移す。さらに、半導体スイッチ素子がオンしている期間に第1のスナバ回路に蓄えられている電荷を負荷に放出することで、スナバ回路での発生損失を低減させる。

#### [0011]

【発明の実施の形態】図1はこの発明の第1の実施の形 態を示す回路図である。図7に示す従来例からスナバ回 路53Aを省き、ダイオード7Aの一方の端子を変圧器 一次巻線21Aと半導体スイッチ素子5Aとの接続点 に、半導体スイッチ素子6 Bの一方の端子を変圧器リセ ット巻線21Bとダイオード7Bとの接続点に、ダイオ ード7Aの他方の端子を半導体スイッチ素子6Bの他方 の端子に、第1のスナバ回路8をダイオード7Aと半導 体スイッチ素子6Bとの接続点と半導体スイッチ素子5 Aとダイオード7Bの接続点との間に、スナバダイオー ド512Aとスナバコンデンサ511Aとを直列接続し た第2のスナバ回路51Aを半導体スイッチ素子5Aと 並列に、補助ダイオード523A, 補助リアクトル52 2 Aおよび補助コンデンサ521Aを直列接続した直列 回路をスナバダイオード512Aと並列に、回生ダイオ 50 ード524Aを補助リアクトル522Aと補助コンデン

サ521Aとの接続点とダイオード7Aと半導体スイッチ素子6Bとの接続点間に、第3のスナパ回路61Bを半導体スイッチ素子6Bと並列に、それぞれ接続して構成される。

5

【0012】図5に図1の動作波形を示す。なお、図1 の直流出力動作は図7の場合と同様なので、以下では相 違点のみを説明する。すなわち、半導体スイッチ素子5 Aおよび半導体スイッチ素子6Bがターンオフしたと き、スナバコンデンサ511Aが半導体スイッチ素子5 Aの電圧上昇率を、スナバ回路 6 1 B が半導体スイッチ 素子6Bの電圧上昇率をそれぞれ抑制する。次に、半導 体スイッチ素子5Aがオンしている期間①に、スナバコ ンデンサ511Aに蓄えられている電荷を、スナパコン デンサ511A→補助ダイオード523A→補助リアク トル522A→補助コンデンサ521A→半導体スイッ チ素子 5 Aの経路で補助リアクトル 5 2 2 Aおよび補助 コンデンサ521Aに移す一方、スナパ回路61Bに蓄 えられている電荷をスナパ回路61B→スナバ回路8→ 直流電源1→変圧器リセット巻線21Bの経路でスナバ 回路8に移す。

【0013】スナバコンデンサ511Aが零電圧まで放 電した後の期間②に、補助リアクトル522Aに蓄えら れたエネルギーにより、補助リアクトル522A→補助 コンデンサ521A→スナバダイオード512A→補助 ダイオード523Aの経路で電流が流れ、補助リアクト ル522Aの蓄積エネルギーを補助コンデンサ521A に移す。さらに、半導体スイッチ素子5Aがオフしてい る期間④に、補助コンデンサ521Aに蓄えられている 電荷を補助コンデンサ521A→回生ダイオード524 A→スナバ回路 8→直流電源 1→変圧器一次巻線 2 1 A の経路でスナバ回路8に移す。また、半導体スイッチ素 子5Aと半導体スイッチ素子6Bが同時にオンしている 期間②に、スナバ回路8に蓄えられている電荷をスナバ 回路8→半導体スイッチ素子6B→変圧器リセット巻線 21B→直流電源1の経路で放電し、スナバ回路8で吸 収したエネルギーを負荷に放出する。

【0014】図2に図1の変形例を示す。これは、直流電源1の正極側端子を半導体スイッチ素子5Aとダイオード7Bとの接続点に、また、直流電源1の負極側端子を変圧器一次巻線21Aと変圧器リセット巻線21Bとの接続点にそれぞれ接続した点が特徴で、機能的には図1と全く同じ(動作も図5と同じ)なので詳細は省略する。

【0015】図3はこの発明の第2の実施の形態を示す回路図、図6はその動作説明図である。図8との相違点は、スナパ回路53Aおよび53Bを省き、変圧器一次巻線21Aの一方の端子を半導体スイッチ素子6Aと半導体スイッチ素子5Aとの直列接続点に、変圧器一次巻線21Cの一方の端子を半導体スイッチ素子6Bと半導体スイッチ素子5Bとの直列接続点に、第1のスナバ回50

路8を半導体スイッチ素子6Aと半導体スイッチ素子6 Bとの接続点と半導体スイッチ素子5Aと半導体スイッ チ素子5Bとの接続点間に、直流電源1の正極側端子を 変圧器2の中間端子に、直流電源1の負極側端子を半導 体スイッチ素子5Aと半導体スイッチ素子5Bと**の**接続 点に、スナバダイオード512Aとスナパコンデンサ5 11Aとを直列接続した第2のスナバ回路51Aを半導 体スイッチ素子5Aと並列に、補助ダイオード523 A、補助リアクトル522Aおよび補助コンデンサ52 1 Aを直列接続した直列回路をスナバダイオード512 Aと並列に、回生ダイオード524Aを補助リアクトル 522Aと補助コンデンサ521Aとの接続点と半導体 スイッチ素子6Aと半導体スイッチ素子6Bとの接続点 間に、半導体スイッチ素子5Bに付属する第3のスナバ 回路51Bおよび補助回路52Bも上記と同様に、第4 のスナパ回路61Aを半導体スイッチ素子6Aと並列 に、第5のスナバ回路61Bを半導体スイッチ素子6B と並列に、それぞれ接続して構成される。

【0016】図6に図3の動作波形を示す。なお、図3 の直流出力動作は図8の場合と同様なので、以下では相 違点のみを説明する。すなわち、半導体スイッチ素子5 Aおよび半導体スイッチ素子6Bがターンオフしたと き、スナバコンデンサ511Aが半導体スイッチ素子5 Aの電圧上昇率を、スナバ回路61Bが半導体スイッチ 素子6Bの電圧上昇率をそれぞれ抑制する。次に、半導 体スイッチ素子5Aがオンしている期間①に、スナバコ ンデンサ511Aに蓄えられている電荷を、スナパコン デンサ511A→補助ダイオード523A→補助リアク トル522A→補助コンデンサ521A→半導体スイッ チ索子5Aの経路で補助リアクトル522Aおよび補助 コンデンサ521Aに移し、スナバ回路61Bに蓄えら れている電荷をスナバ回路61B→スナバ回路8→直流 電源1→変圧器一次巻線21Cの経路でスナバ回路8に 移す。

【0017】スナバコンデンサ511Aが零電圧まで放 電した後の期間②に、補助リアクトル522Aに蓄えら れたエネルギーにより、補助リアクトル522A→補助 コンデンサ521A→スナバダイオード512A→補助 ダイオード523Aの経路で電流が流れ、補助リアクト ル522Aの蓄積エネルギーを補助コンデンサ521A に移す。さらに、半導体スイッチ素子5Aがオフしてい る期間<br />
④に、補助コンデンサ521Aに蓄えられている 電荷を補助コンデンサ521A→回生ダイオード524 A→スナパ回路8→直流電源1→変圧器一次巻線21A の経路でスナバ回路8に移す。また、半導体スイッチ素 子5Aと半導体スイッチ素子6Bが同時にオンしている 期間②に、スナバ回路8に蓄えられている電荷を、スナ パ回路8→半導体スイッチ素子6B→変圧器-次巻線2 1 C→直流電源1の経路で放電し、スナバ回路8で吸収 したエネルギーを負荷に放出する。半導体スイッチ素子

6

5 Bに付属するスナバ回路 5 1 Bおよび補助回路 5 2 B、半導体スイッチ素子 6 Bに付属するスナバ回路 6 1 Aについても、上記と同様の動作を行なうので、その詳細は省略する。

【0018】図4に図3の変形例を示す。これは、直流電源1の正極側端子を半導体スイッチ素子5Aと半導体スイッチ素子5Bとの接続点に、また、直流電源1の負極側端子を変圧器2の中間端子にそれぞれ接続した点が特徴で、機能的には図3と全く同じ(動作も図6と同じ)なので詳細は省略する。

#### [0019]

【発明の効果】この発明によれば、スナバ回路に蓄えられたエネルギーを負荷に放出するようにしたので、スナバ回路では損失が殆ど発生しないという利点がもたらされる。また、半導体スイッチ素子のターンオフ時の電圧上昇率を低減できるので、スイッチング損失および発熱が低減するという利点もある。その結果、装置の変換効率が向上し、放熱のための冷却装置を小形にできるという利点が得られる。

## 【図面の簡単な説明】

【図1】この発明による第1の実施の形態を示す回路図である。

【図2】図1の変形例を示す回路図である。

【図3】この発明による第2の実施の形態を示す回路図である。

【図4】図3の変形例を示す回路図である。

【図5】図1、図2の動作説明図である。

【図6】図3、図4の動作説明図である。

【図7】第1の従来例を示す回路図である。

【図8】第2の従来例を示す回路図である。


【図9】図7の動作説明図である。

【図10】図8の動作説明図である。


# 0 【符号の説明】

1…直流電源、2…変圧器、21A,21C…変圧器一次巻線、21B…変圧器リセット巻線、22…変圧器二次巻線、3…整流回路、4…平滑回路(平滑フィルタ)、5A,5B,6A,6B…半導体スイッチ素子、51A,51B,53A,53B,61A,61B,8 …スナバ回路、511A,511B,531A,531B…スナバコンデンサ、512A,512B…スナバダイオード、52A,52B…補助回路、521A,521B…補助コンデンサ、522A,522B…補助リアクトル、523A,523B…補助ダイオード、524A,524B…回生ダイオード、532A,532B…放電抵抗、7A,7B…ダイオード。







【図2】




[図7]



[図8]





[図10]

